기술자료

연산 증폭기 설계 ⑥ - 연산 증폭기 잡음(Noise)


PDF 다운로드

글/브루스 트럼프(Bruce Trump), 텍사스 인스트루먼트


6-1 저항 잡음: 몇 가지 기초와 재미있는 퀴즈

증폭기 회로의 잡음 성능은 저항의 존슨 잡음(Johnson noise)에 의해서 크게 영향을 받는다. 이 때의 저항이란 소스 저항과 피드백 저항을 말한다. 저항이 잡음을 일으킨다는 것은 다들 잘 알 것이다. 하지만 왜 그러는지 자세히 이해하는 사람은 많지 않다. 이 글에서는 앞으로 논의하려고 하는 증폭기 잡음과 관련한 준비 작업으로서 몇 가지 기초적인 것들을 살펴본다.
그림 56은 저항의 테브난(Thevenin) 잡음 모델은 무잡음 저항에 직렬로 잡음 전압이 연결된 것으로 모델링 할 수 있다.
잡음 전압은 저항, 대역폭, 온도(켈빈)의 제곱근에 비례하다. TI는 잡음을 대개 1Hz 대역폭으로 스펙트럼 밀도로 표기한다. 저항의 잡음은 이론적으로 ‘백색’ 잡음이다. 다시 말해서 주파수에 걸쳐서 균일하게 분포되어 있다. 즉, 동일한 대역폭 조각으로 동일한 잡음 전압이다.
매 1Hz 대역으로 잡음을 RSS(제곱 합의 제곱근) 방식으로 더할 수 있다. 스펙트럼 밀도는 흔히 v/√Hz로 표기한다. 이 수치는 1Hz 대역폭의 잡음과 동일하다. 백색 잡음의 경우에는, 대역폭의 제곱근으로 곱하면 각 1Hz 대역폭의 기여분의 합을 편리하게 구할 수 있다. 그림 57과 같이 총 잡음을 구하기 위해서는 대역폭을 한정해야 한다. 컷오프 주파수를 모르고는 얼마나 많은 잡음을 적분해야 할지 모르기 때문이다.
스펙트럼 플롯은 보드 플롯으로서 로그 주파수 축이라는 것을 쉽게 알 수 있다. 그러므로 보드 플롯의 왼쪽 편보다 오른쪽 편에 훨씬 더 넓은 대역폭을 갖는다. 그러므로 총 잡음에 있어서는 보드 플롯의 오른쪽 편이 왼쪽 편보다 훨씬 더 중요할 수 있다.
저항 잡음은 또한 가우스 잡음으로서 진폭 분포와 확률 밀도 함수를 나타낸다. 가우스 잡음인 이유는, 무수히 작은 임의적 이벤트들의 총합으로 이루어졌기 때문이다. 중심 극한 정리(central limit theorem)는 이 잡음이 어떻게 가우스 잡음이 되는지를 설명한다. 그림 58과 같이 교류(AC) 잡음의 RMS(제곱 평균 제곱근) 전압은 진폭 분포의 ±1σ와 동일하다. 1V RMS 잡음이면 순간 전압이 ±1V 범위 이내가 될 확률이 68%(±1σ)이다. 흔히 잘못 알고 있는 것이 백색 잡음과 가우스 분포를 상관적이거나 동일하게 생각하는 것이다. 하지만 둘은 상관적이지 않다. 예를 들어서 필터링된 저항 잡음은 백색 잡음은 아니지만 여전히 가우스 잡음이다. 바이너리 잡음은 확실히 가우스 잡음은 아니나 백색 잡음은 될 수 있다. 저항 잡음은 백색 잡음이면서 가우스 잡음일 수 있다.
엄격히 따지면, 가우스 잡음은 정해진 피크-대-피크 값이 없고 무한정하다고 충분히 말할 수 있다. 가우스 분포의 끝은 무한대에 달한다. 그러므로 어느 전압이라도 가능하다. 하지만 실제로 전압 스파이크가 RMS 값의 ±3배 범위를 벗어날 가능성은 극히 작다. 대부분은 피크-대-피크 값으로 RMS의 대략 6배를 사용한다. RMS의 8배를 사용하면 값을 크게 수정하지 않고서 상당한 추가적인 여유를 둘 수 있다.
그런데 몇 가지 재미있는 점들은 직렬로 2개 저항의 잡음 전압을 더하면 이들 저항 값의 합에 해당되는 잡음과 동일하다. 그렇지 않다면 문제가 될 것이다. 물리적 저항을 2등분하고 직렬이나 병렬로 조합하는 것을 생각해 보자.
책상 위에 놓여 있는 높은 값의 저항은 무제한적 자체 발생 잡음 전압으로 인한 아크나 스파크를 일으키지 않는다. 부유 병렬 커패시턴스가 대역폭과 총 전압을 제한할 것이다. 마찬가지로 절연체에서의 높은 전압 잡음은 주변 도체의 병렬 커패시턴스 및 저항에 의해서 션트된다.
여기서 잠깐 퀴즈를 내자면 부유 병렬 커패시턴스가 0.5pF인 저항의 총 개방 회로 잡음 전압은 얼마일까? (정답은 블로그 저항 잡음_솔루션 참조)

6-2. 연산 증폭기 잡음: 비반전 증폭기

6-1에서 저항 잡음에 대해서 논의했던 것을 토대로, 지금부터는 증폭기 잡음에 대해서 살펴본다. 저잡음 애플리케이션에는 비반전 연산 증폭기 구성이 가장 일반적이므로, 이 글에서는 이 증폭기에 대해서 살펴본다.
그림 59와 같이 입력 소스를 전압 잡음 소스와 직렬 저항인 것으로 모델링하면 그림 60의 직선에서 볼 수 있듯이 소스 저항 RS는 저항의 제곱근에 비례하는 잡음을 갖는다. 저잡음 증폭기의 목표는 소스 저항으로 인해서 발생되는 잡음을 최소화하는 것이다.
이 증폭기 잡음은, 그림 59의 한쪽 입력과 직렬인 전압 잡음과 양쪽 입력으로 연결된 전류 잡음 소스로서 모델링할 수 있다. 전압 잡음은 오프셋 전압이 시간적으로 변화하는 성분인 것으로 생각할 수 있다. 마찬가지로 전류 잡음은 각기 입력에서 입력 바이어스 전류의 시간적으로 변화하는 성분이다. 이 회로에서 반전 입력에서의 전류 잡음은 미미하므로 무시한다.
그림 60은 바이폴라 정션 트랜지스터(BJT) 입력 OPA209와 정션 FET(JFET) 입력 OPA140의 2개 연산 증폭기를 사용한 회로로 총 입력 참조 잡음을 보여준다. 기준이 되는 것은 25℃일 때 소스 저항 잡음이다. 각기 연산 증폭기로 3개 잡음 소스를 RSS(제곱 합의 제곱근) 방식으로 더해서 합계를 구한다. 연산 증폭기 제품에 따라서 데이터 시트에서 이와 같은 그래프를 볼 수 있다...(중략)

기사입력 : 2018-02-02