기술자료

연산 증폭기 설계 ④ - 제4장 연산 증폭기 안정성 및 발진 문제


PDF 다운로드

글/브루스 트럼프 (Bruce Trump), 텍사스 인스트루먼트


4-1. 연산 증폭기 발진 문제가 발생하는 두 가지 주된 원인

보드 플롯은 대단히 분석적인 툴이지만, 직관적이지 않다. 본 글에서는 연산 증폭기 불안정성과 발진을 일으키는 주된 원인들에 대해서 자세하게 살펴보고자 한다.
그림 27에서 완벽하게 꺾인 응답은 반전 입력으로의 피드백 신호에 어떠한 지연이 없을 때 발생된다. 연산 증폭기는 최종적인 값을 향해서 점차적으로 상승하다가 적정한 출력 전압에 도달해서 피드백 신호가 닫힌 것으로 검출되면 서서히 하강한다.
이 때 피드백 신호가 지연되면 문제가 발생된다. 루프로 지연이 삽입되면 증폭기가 최종적인 값으로 상승하는 것을 즉시 검출하지 못한다. 그러면 적정 출력 전압을 향해서 너무 급하게 나아가는 과잉 반응을 하게 된다. 그러면 반전 입력이 제시간에 피드백을 받지 못하고 적정 출력 전압을 지나쳐서 치솟는다. 그 지점을 지나쳐서 오버슈트를 일으키고 여러 번의 연속적인 극성 교정을 한 후에야 최종적으로 안정화된다.
지연이 작으면 약간의 오버슈트와 링잉만 발생한다. 하지만 이 지연이 과도하게 심하고 극성 교정이 무한정 계속될 때, 이것을 발진(oscillation)이라고 한다.
이러한 지연을 발생시키는 요인은 대개가 단순한 저역통과 저항-커패시터(RC) 네트워크이다. 모든 주파수에 대해서 일정한 지연이 아니고, 0°부터 90°까지의 점차적인 위상 편이가 td = RC의 일차 근사 시간 지연을 일으킨다.
정전식 부하(a)로 인한 것과 반전 입력 단자에서의 커패시터(b)로 인한 것이다. 흔히 두 가지 원인에서 이 RC 네트워크가 의도치 않게 회로로 영향을 미칠 수 있다. 그림 28a을 보면 첫 번째는 정전식 부하로 인한 것이다. 저항은 연산 증폭기의 개방 루프 출력 저항이고, 커패시터는 물론 부하 커패시턴스이다.
그림 28b를 보면 두 번째 경우에는 피드백 저항과 연산 증폭기 입력 커패시턴스가 RC 네트워크를 형성한 다. 회로 보드 배선이 또한 이 민감한 회로 노드의 커패시턴스에 기여한다. 이 그림에서 두 회로는 피드백 루프가 동일하다는 것을 알 수 있다. 유일한 차이는 출력을 취하는 노드이다. 루프 안정성 관점에서 두 회로는 동일한 문제를 발생시킬 수 있다. 그리고 피드백 지연의 이 두 가지 원인은 흔히 결합적으로 발생되는데 양쪽 다 조금씩 합쳐져서 문제를 두 배로 심각하게 만든다.
두 번째 경우에 대해서는 좀더 부연 설명이 필요하다. 단순한 G = 1 버퍼는 피드백 저항을 필요로 하지 않는다. 하지만 그림 29를 보면 피드백 저항과 접지로의 저항을 사용한 이득 구성이 좀더 일반적이다. 이들 저항의 병렬 조합이 RC 회로의 유효 R을 형성한다.
피드백 증폭기의 보드 플롯 분석에 관해서는 그 외에도 많은 것들을 알아야 한다. 하지만 이 글에서처럼 피드백 경로로 지연이나 위상 편이가 어떻게 안정성에 영향을 미치는지에 대해서 간단히 직관적으로 살펴봄으로써 기본적인 안정성 문제를 진단하여 해결할 수 있다.

4-2. 발진을 일으키는 연산 증폭기 길들이기


12절에서는 연산 증폭기 회로로 발진이나 불안정성을 일으키는 두 가지 주된 요인을 살펴보았다. 두 가지 모두 궁극적인 원인은 피드백 경로로의 지연이나 위상 편이이다.
단순 비반전 증폭기의 경우에 연산 증폭기 부유 커패시턴스 포함된 입력 커패시턴스가 피드백 네트워크 저항과 반응해서 발생되는 위상 편이나 지연이 너무 크면 그림 30처럼 불안정성이나 과도한 오버슈트 및 링잉을 일으킬 수 있다. 이를 개선하기 위해서는 이 노드로의 부유 커패시턴스를 낮추는 방법을 쓸 수 있다. 그러기 위해서는 이 배선의 회로 보드 트레이스 면적을 최소화해야 한다. 특정한 연산 증폭기로 입력 커패시턴스(차동 커패시턴스 + 공통 모드 커패시턴스)는 고정적인 값이다. 하지만 피드백 네트워크의 저항은 이득을 동일하게 유지하도록 비례하게 낮출 수 있다.
이 저항을 낮추면 이 커패시턴스에 의해서 생성되는 극점이 더 높은 주파수로 옮겨지며 지연 시간 상수가 낮아진다. 이 예의 경우에는 저항을 5kΩ 및 10kΩ으로 낮추면 상당한 향상을 이룰 수 있다. 하지만 그렇더라도 여전히 약 10% 오버슈트와 링잉을 일으킨다. 또한 연산 증폭기로 추가적인 부하를 발생시킨다. 그러므로 이 방법은 한계가 있다. 두 저항의 합이 연산 증폭기로 부하를 발생시킨다. 그러므로 이들 저항을 너무 낮게 하지 않아야 한다...(중략)

기사입력 : 2017-12-15